作为下一代高带宽内存（HBM）的颠覆性封装升级，混合键合（Hybrid Bonding）因半导体行业标准的突然放宽而迎来变数。韩媒最新爆料称，由于JEDEC计划放宽HBM堆叠厚度规范，存储双雄三星和SK海力士极可能在HBM4世代暂缓导入该技术，并将其延期至HBM4E甚至HBM5。这一行业标准的重塑，不仅延长了传统工艺的生命周期，也直接打乱了头部存储厂商与英伟达等大客户之间的AI芯片技术路线图。


据悉，国际半导体标准组织JEDEC正重新评估HBM厚度上限，计划将其从原定的900微米放宽至1000微米。这一微调意味着芯片堆叠在散热和机械结构可控的前提下，能以更稳健的保守方案进行迭代，从而减轻了厂商被迫转向激进封装路线的压力。对于正苦苦平衡产线成熟度、产品良率与量产成本的三星和SK海力士而言，标准规范的放宽无疑为推迟高门槛新工艺提供了最完美的理由。

此前，SK海力士曾高调宣布成功验证了一款采用混合键合技术的12层HBM样品，业界普遍看好其在HBM4时代一马当先实现量产。毕竟，随着AI大模型训练和高性能计算（HPC）对高堆叠、大带宽密度的要求近乎变态，传统的通过凸点和填充材料（underfill）进行热压键合的工艺已逼近物理极限。而直接在晶圆级连接金属接点的混合键合，一直被视为兼顾超强电性能与极致散热的关键大招。

然而，韩媒ZDNet的最新追踪报道称，三星与SK海力士已决定在HBM4阶段“倒车”，继续压榨热压键合的潜力，并配合其他先进散热手段，将混合键合的首发节点押后到HBM4E。JEDEC标准的变化支撑了这一决策：HBM4的堆叠厚度正从现行的775微米放宽到825至900微米，HBM5更将探至1000微米。有了更宽裕的高度空间，厂商完全能通过优化现有封装结构来交差，无需硬着头皮去啃混合键合这块硬骨头。

除了行业标准放宽，大客户需求的降温也是倒逼厂商修改技术路线图的关键因素。供应链消息人士透露，由于大客户英伟达（NVIDIA）对于超高堆叠HBM的采购节奏有所放缓，导致芯片圈关于16层HBM的讨论基本陷入停滞。在这种市场预期下，未来的HBM4E大概率将继续死守12层设计，进一步削弱了厂商在短期内砸重金上马混合键合来支持更高层数堆叠的紧迫性。

当然，不换核心工艺并不意味着不要散热性能，三星和SK海力士正试图通过“打补丁”的方式来榨取红利。报道指出，两大巨头正在密集评估多款新型散热装置，力求在现有的热压键合框架下打通导热瓶颈，从而弥补传统填充材料易积热的短板。由于混合键合彻底移除了underfill材料，先天具备更低的功耗与发热量，厂商希望在不更换键合设备的前提下，先用替代方案白嫖一部分散热优化。

即便短期被束之高阁，混合键合在整个HBM演进史上仍是“避无可避”的终极关卡。供应链普遍预测，当产品迭代至HBM5E、且I/O端口数量与信号密度呈几何级数暴增时，混合键合将演变为“强制性选项”。届时，呈指数级爆发的输入输出终端意味着互连密度和功耗严苛度将达到全新高度，日落西山的热压键合在可靠性上会遭遇无法逾越的断崖式瓶颈。

这场关于技术、标准与商业的极限拉扯，生动勾勒出了当前AI存储市场的微妙生态。一方面，算力狂飙加速催生了对大容量、超高带宽HBM的饥渴，逼着厂商去画更激进的封装大饼；另一方面，混合键合的工艺成熟度、良率和设备成本仍需时间沉淀，资本并不愿意盲目为单纯的技术领先买单。JEDEC在厚度标准上的妥协，恰恰在激进与保守之间撕开了一条折中通道，让产业链能在安全区内挤牙膏。

对三星和SK海力士来说，如何在HBM4与HBM4E的交替期精准切入混合键合，将直接决定其在AI芯片供应链中的话语权，以及跟英伟达谈判时的溢价底牌。如果在不启动新工艺的前提下，仅靠调整厚度和外挂散热片就能满足大客户的刚性需求，那将主力资金和研发精力留到HBM4E甚至HBM5E阶段再决一死战，显然更符合商业利益。但随着AI应用场景的下沉，一旦高堆叠需求再度重燃，这种“缓兵之计”随时可能面临被推倒重来的风险。